| a | b | ü | s |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
|
Die Summe zweier einstelliger Binärzahlen a und b kann man aus der Tabelle links entnehmen. Dabei soll s die Summe und ü den Übertrag in die nächste Stelle kennzeichnen. Man erkennt, dass die Summe mit der logischen Verknüpfung XOR, der Übertrag mittels AND geschieht. Man kann sich solchen einen Halbaddierer also aus diesen beiden Bausteinen zusammengesetzt denken. |
|
Bei der Addition von zwei Binärzahlen muss man spätestens an der zweiten Stellen (von links) auch den Übertrag bei der Addition berücksichtigen. D.h. es sind i.a. drei Bit zu addieren. Der obige Addierer kann aber nur zwei Bit verarbeiten, er heißt deshalb auch Halbaddierer. Addierer, die die verlangten Eigenschaften haben, heißen dagegen Volladdierer.
 |
1. Aufgabe: Verifiziere die Funktionsweise des
Volladdierers, indem Du alle 8 Möglichkeiten durchspielst, die für die
Addition von 3 Bit möglich sind.
2. Aufgabe: Die Summe von 3 Bit kann maximal 11 betragen, so dass niemals ein Übertrag in die übernächste (ü2) Stelle erfolgt. Man kann deshalb den dritten Halbaddierer durch ein OR-Gatter ersetzen. Zeichne dieses Gatter anstelle des dritten Halbaddierers und verifiziere die Funktionsweise der neuen Schaltung. |
 |
Die obige Kombination von Halbaddierern zu einem Volladierer kann einfacher auch als ein Gatter mit drei Eingängen und zwei Ausgängen symbolisieren- |
|
3. Aufgabe: Will man mehrstellige Binärzahlen addieren, so braucht man offenbar parallel für jede Stelle einen eigenen Volladdierer. Die Stellen der Binärzahlen sollen a0,...,a3 bzw. b0,...,b3 sein. Zeichne die Schaltung eines Paralleladdierers für diesen Fall. Schreibe an die Ein- bzw. Ausgänge die Pegel, die dieser Aufgabe entsprechen und verifiziere das Ergebnis. |
Nach einem Referat von Jan Schuster
